PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-118992

(43)Date of publication of application : 07.05.1990

(51)Int.CI.

G11C 11/417 H01L 27/11

(21)Application number: 63-269457

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

27.10.1988


(72)Inventor: TAMAOKI NORIHIKO

(54) STATIC TYPE SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PURPOSE: To impress a high voltage to a transmission gate transmitting information stored in a storage element while reducing the power consumption in the standby state and to reduce power consumption without decreasing the processing speed by decreasing a power voltage impressed to the storage element storing the information to a low level.

CONSTITUTION: An FF circuit comprising two P-channel MOS TRs 5, 6 and two N-channel MOS TRs 7, 8 is arranged between data lines 3, 4 connecting respectively to data input terminals 1, 2 of a static type semiconductor storage device, N-channel TRs 9, 10 are connected between gates of the TRs 5 - 8 and the data lines 3, 4 to connect a word line 14 to a gate of TRs 9, 10. A signal input terminal 16 is connected to the transmission gate comprising the TRs 9, 10 via TRs 12, 13 operated as the inverter through the constitution above. Then an electromagnetic terminal



11 is connected to the source of a storage element group and the power voltage of the FF circuit forming a storage element is used as a low voltage from the terminal 11 and a voltage higher than the inverter circuit is impressed to the gate of the FF circuit.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平2-118992

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成2年(1990)5月7日

G 11 C 11/417 H 01 L 27/11

8522-5B G 11 C 11/34 8624-5F H 01 L 27/10 3 0 5

審査請求 未請求 請求項の数 3 (全6頁)

60発明の名称

スタテイツク形半導体記憶装置

②特 題 昭63-269457

20出 願 昭63(1988)10月27日

大阪府門真市大字門真1006番地 松下電器産業株式会社内

大阪府門真市大字門真1006番地

個代 理 人 弁理士 星野 恒司

Ī

25

1. 発明の名称

スタティック形半導体記憶装置

- 2. 特許請求の範囲
- (1) 記憶素子の情報を伝達する伝達ゲートのゲート間圧が記憶素子内の電圧より高いことを特徴とするスタティック形半導体記憶装置。
- (2) 複数行・複数列の記憶素子を持つスタティック形半導体記憶装置において、各行ごとに伝達ゲートのゲート電圧を共通にして、一行の記憶素子の電源電圧と分離し、選択される記憶素子のある行の電源電圧のみを他の行の記憶素子の電源電圧より高くすることを特徴とするスタティック形半導体記憶装置。
- (3) 複数行・複数列の記憶素子を持つスタティック形半導体記憶装置において、上記の記憶素子を複数のブロックに分割し、各ブロック内の記憶素子群の記憶素子の電源電圧を共通にして、他のブロック電源電圧と分離し、選択される記憶素子

3. 発明の詳細な説明

(産業上の利用分野)

本飛明は、高速・低消費電力を特徴とするスタティック形半導体配位装置に関し、さらに具体的に述べれば、記憶選子および情報を伝達する伝達ゲートへの新しい電圧印加方法を用いたスタティック形半導体記憶装置に関するものである。

(従来の技術)

従来、半導体記憶装置における内部電圧の操作は、ダイナミック形半導体記憶装置にその例があるだけで、高速性を要求されるスタティック形半 群体記憶装置についてはまだその例がない。

(疮明が解決しようとする課題)

しかし、スタティック形半導体記憶装置は、高速性と低消費能力が同時に要求されるが、記憶製子容はが増加すると、待機時の消費能力を低く抑えることが難しいという問題がある。また、スタ

特閒平2-118992(2)

ティック形半導体記憶装留の特機時の消費電力は、 記憶素子群のリーク電流によるので、記憶素子群 に印加される電源性圧を低くすれば、リーク電流 の低下した分だけ減少するが、電源電圧を低くす ると、素子の電流駆動能力の低下を引き起こし、 記憶装置の速度を低下させるという問題もある。

本発明は上記の問題を解決するもので、消費電力の少ない高速のスタティック形半導体記憶装置 を提供するものである。

(課題を解決するための手段)

本発明は、上記の課題を解決するため、情報を記憶する記憶素子に印加する電源電圧を低く抑えることにより、待機時の消費電力を低減しながら、記憶素子に記憶された情報を伝達する伝達ゲートに印加する電圧を高くするものである。

また、複数列あるいは複数行の記憶素子を持つ 半導体記憶装置で、ある列または行の記憶素子の 伝達ゲートに印加する電圧を共通にし、この共通 する伝達ゲートを持つ記憶素子群に印加する電源 電圧を他の列または行の記憶素子群の電源電圧と

の回路の複雑化はあるものの、他の列あるいは行の記憶素子群の記憶素子の電源電圧を低下させることができるため、記憶装置の速度を低下させることなく、待機時の低消費電力化を図ることができる。

また、分割されたブロックごとに記憶素子の電源電圧が共通で、性級電圧が分離されているので、伝達ゲートがオン状態の素子を含むブロックの電源子の電源では、明確にあるものの、選択されたブロック以外の記憶素子の性級地圧を低下させることができるため、記憶装置の速度を低下させることなく、特機時の低消費電力化を図ることができる。

(実施例)

本発明によるスタティック形半導体記憶装置の 第1の実施例を、第1図に示す回路図により説明 する。

同図は、本発明によるスタティック形半導体記 は装配の要部回路図で、データの入出力用端子1 分離し、伝達ゲートがオン状態の記憶素子群に印 加する電源地圧のみを高くするものである。

また、複数行・複数列の記憶業子を持つスタティック形平導体記憶装置を複数のブロックに分割し、ブロックごとに記憶素子の電源電圧と分離し、他のブロックの記憶素子の電源者を含むブロックの記憶素子の電源性圧のみを他のブロックの記憶素子の電源電圧のみを他のブロックの記憶素子の電源

(作 川)

上記の構成により、記憶素子群に印加する電源 電圧が低くなるので、リーク電流の低下によって 特機時の消費能力が低下する。また、記憶素子群 の伝達ゲートのゲート電圧は高いので、伝達ゲー トのビットラインに対する電流駆動能力の低下が 抑えられ、高速性を保つことができる。

および 2 にそれぞれ接続された 2 本のデータ線 3 および 4 の間に、 2 個の P チャネルMOSトランジスタ (以下、 P M O S と称す) 5 および 6 と、 2 個の N チャネルMOSトランジスタ (以下、 P M O S トランジスタ (以下、 N M O S と称す) 7 および 8 とでそれぞれ 2 個の C M O S を構成したフリップフロップ同路を配置し、それぞれの C M O S (P M O S 5 と N M O S 7、および P M O S 6 と N M O S 8)のゲートと上記のデータ線 3 および 4 とをそれぞれ N M O S 9 および 10で接続し、 記憶素子を形成する。 なお、上記のフリップフロップの P M O S 5 および 6 のソースは電源では接続し、 N M O S 7 および 8 のソースは接地する。また、上記のフリップフロップを構成する。また、上記のフリップフロップを構成する。また、上記のフリップフロップを構成する一方の C M O S のドレインは、他方のゲートに交流するように接続する。

さらに、上記の伝達ゲート用の2個のNMOS 9 および10のゲートは、PMOS12およびNMO S13で構成されたインバータとして働くCMOS のドレインに投続されたワード線14に並列に接続 されている。なお、PMOS12のソースはインバ

特開平2-118992 (3)

ータ電源 編子15に接続され、NMOSI3のソースは接地されている。また、両者のゲートは、費込み・放出し用の信号入力 編子16に接続されている。なお、上記の電源電圧 編子11の電圧は 3 V、インバータ 構源 編子15の 電圧は 5 V である。

このように構成されたスタティック形半導体記 位装置の動作を説明する。

フリップフロップの電源電圧が低いので、特機時の消費能力が抑えられるが、フリップフロップ 回路のゲートにかかる電圧が高いので、データ線 3 および 4 に対する電流駆動能力の低下が抑えられ、従って、高速性が保たれる。

次に、本発明によるスタティック形半導体記憶 装置の第2の実施例を、第2図(a)および(b)に 示す回路図により説明する。

第2図(a)は、第2の実施例の記憶素子群を示す要部回路図で、第1図に示した第1の実施例と 別なる点は、第1の実施例が一対のデータ線3 お よび4のみを代表として示したのに対し、第2の 実施例では、二対のデータ入出力用端子17と18 お

回路全体の電源電圧端子31は、高い電源電圧が供給され、これにPMOS32および3個のNMOS33、34および35が順次接続され、上記のPMOS32とNMOS33の中間から低電源電圧線36が出ている。

上記の各段のワード線用接続端子25または26および電弧電圧用接続端子29または30の電圧を操作する信号入力端子37および38が設けられているが、両者の回路は同じなので、信号入力端子37についてのみ記述する。

上記の信号入力端子37と前述のワード線用接続端子25は、2個のインパータ39および40を直列に接続されている。上記の電源電圧用接較端子28は、高い電源電圧端子41および上記の低電源電圧線36と、それぞれNMOS42および43を介して接続されており、さらに、NMOS42および43のゲートは、それぞれ信号入力端子37および上記のインパータ38および40をつなぐ接較線の中間に接続されている。

このように構成されたスタティック形半導体記

よび19と20にそれぞれ接続された二対のデータ線 21と22および23と24を、複数列のデータ線対の代 **数として示した点と、第1の実施例と同じく2個** のPMOS5および6と、2個のNMOS7およ び8とでそれぞれ2個のCMOSを構成したフリ ップフロップ回路、ならびにその入力用ゲートと 上記のデータ線21および22とを、それぞれNMO 並列に接続し、さらに、各段のCMOSのゲート に接続されたNMOS9および10の各ゲートとワ ード銀用接続端子25および26とを、各段ごとにチ れぞれ独立して並列にワード線27および28で接続 した点と、各段の記憶素子を構成するPMOS5 および6のソースと世級地圧用接線始子29および 30とを、各段ごとにそれぞれ独立して接続した点 である.

第2図(b)は、電源電圧端子と上記のワード線用接線端子25および26、ならびに電源電圧用接線端子29および30とをつなぐ、記憶素子に存込み・ 設出しを行うための回路図である。

・促装屋の動作について説明する。

第2図(b)において、記憶素子に情報を接込みまたは説出すには、第2図(a)に示す上段の記憶素子群のワード線27と共通する記憶素子群の電源電圧を操作する。まず、信号入力端子37をアース電圧とすると、インバータ39および40を介して、第2図(a)のワード線27に接続するワード線用接線等子25はアース電圧となり、記憶素子の記憶情報はデータ線21と22および23と24に伝わらない。一方、第2図(b)に示す電源電圧用接線等子29は、低電源電圧線36に接続されたNMOS42がオンの状態となり、高い電源電圧場子41に接続されたNMOS43がオフ状態となるので、低い電源電圧に関定され、第2図(a)のワード線27につながる記憶素子の消費電力を低く抑えられる。

次に、信号入力端子37を芭狐電圧にすると、インパータ39および40を介して、第2関(a)のワード線27は高い地畝電圧となり、これにつながる記位素子の記憶情報をデータ線21と22および23と24に伝えることになる。一方、NMOS42はオフの

特開平2-118992 (4)

状態に、また、NMOS43はオンの状態となるので、電弧電圧用接続端子29は高い電弧電圧に固定され、これにつながる記憶素子の電弧駆動能力を高め、データ線21と22および23と24へ速く記憶情報を伝える。

次に、本発明によるスタティック形半導体記憶 装置の第3の実施例を、第3図(a)および(b)に 示す回路図により説明する。

第3回(a)および(b)に示す第3の実施例が、第2回(a)および(b)に示した第2の実施例と異なる点は、それぞれの(a)図に示すように、第2の実施例が記憶素子群を各段ごとに構成したのに対し、第3の実施例は2段ずつを一群とし、それぞれの段のワード線44、45、46および47をワード線用接続端子48、49、50および51に接続した点と、それぞれ(b)図に示すように、第2の実施例が、フード線27および28と、電源電圧の電圧の操作に各段それぞれに信号入力端子37および38を設けたのに対し、第3の実施例では、各群ごとの信号入力端子52および53と、各群の第1段および第2段

ート地圧は高いので、処理速度は変えずに低消費である。また、記憶素子を各段あるいは複数段を一群としたブロックに分割し、ブロックの危源地圧とがある。とかったがある。とかできる。4. 図面の簡単な説明

第1回は本発明によるスタティック形半導体記位装置の第1の実施例の要部回路図、第2図(a)および(b)は、それぞれ本発明による第2および第3の実施例のスタティック形半導体記位装置の回路図である。

1, 2, 17, 18, 19, 20…データ入出力用 端子、 3, 4, 21, 22, 23, 24…データ 線、 5, 6, 12, 32… PチャネルMOS トランジスタ(PMOS)、 7, 8, 9, 共通の信号入力端子54および55を設けた点と、上記の共通の信号入力端子54および55とワード線用技模端子48および49とを、それぞれ直列に接続した2朝ずつのインバータ56と57および58と59を介して接続した点である。その他は変わらないので、同じ構成部品には同一符号を付して、その説明を省略する。

このように構成されたスタティック形半導体記 位装段の動作について説明する。

第3図(a)において、記憶素子に情報を遊込みまたは読出すには、第3図(b)に示す上2段で構成された記憶素子群の信号入力端子52、54および55の電圧を操作する。なお、群の上段あるいは下段は、それぞれ信号入力端子52と54あるいは信号入力端子52と55を一組として操作すればよい。動作の詳細については、第2の実施例と変わらないので、その説明は省略する。

(発明の効果)

以上説明したように、本発明によれば、記憶素 子群のソースの世級徴圧は低く、伝達ゲートのゲ

10、13、33、34、35、42、43… Nチャネル MOSトランジスタ(NMOS)、 11、31、41… 電源電圧端子、 14、27、28、44、45、46、47…ワード線、 15…インバータ電源 端子、 16、37、38、52、53、54、55…信号入力端子、 25、26、48、49、50、51…ワード線用接続端子、 29、30…電源電圧 用接続端子、 36…低電源電圧線、 39、40、56、57、58、59…インバータ。

特許出願人 松下電器產業株式会社

卡理人 显野恒司

特開平2-118992 (5)

14

図

1.2…データ入出り用蹦子

3.4 -- データ線

5.6.12...PチャネルMOSトランジスタ(PMOS)


7.8.9.10.13...NチャネルMOSトランジスタ(NMOS)


11 ... 電源電圧端子

14-7-1線


15 ...インパータ電源端子

16--信号入力端子






17.18.19.20 - デ- ク入出り用路子 21.22.2324 - デ - 夕線 25.26 - . フ - ド線用持統局子 27.28 - フ - ド線 29.30 - 電源電圧用特成局子



44.45.46.47 - フェド様 48.49.50.51 ~ ワード採用持続端子



52.53.54.55 ₋信号入り嫡子 56.57.58.59 ₋. インパータ